Ник:
Пароль:

Контакты

E-mail: info@starterkit.ru
тел.: +7 922 680-21-73
тел.: +7 922 680-21-74
Телеграм: t.me/starterkit_ru
Партнеры:
otladka.com.ua - г.Киев

Способы оплаты

User Info


Добро пожаловать,
Guest

Регистрация или входРегистрация или вход
Потеряли пароль?Потеряли пароль?

Ник:
Пароль:

ПользователейПользователей:1
Поисковых ботовПоисковых ботов:3
ГостейГостей:1

ОбновитьПодробнееВсегоВсего:5
Форум » starterkit.ru » Старый форум » SK-LPC2478-S3E
WARNING:Route:455 (DCM)
Strijar (Guest)
Добавлено 30.11.1999 00:00 Редактировалось 03.02.2009 04:03
0
Сообщение: 1
Strijar (Guest)

Topic opened
Спуститься к концу Подняться к началу
Strijar (Guest)
Добавлено 02.02.2009 20:45 Редактировалось 02.02.2009 20:45 Сообщение: 2
Strijar (Guest)

Решил прикрутить DCM для умножения частоты (с 50мгц до 80мгц), получаю такое предупреждение

"WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template."

Прошивка начинает глючить даже если умножаю на 1. Умноженный клок идет на "схему" и выходит на SDRAM. Экспериментально выяснил, что если на SDRAM пустить не умноженный клок, а на схему умноженный на 1 - то начинает работать. Нашел по теме http://www.xilinx.com/support/answers/21723.htm но если честно - не понял. Можете пояснить? Есть выход?
Спуститься к концу Подняться к началу
starterkit (Guest)
Добавлено 02.02.2009 20:53 Редактировалось 02.02.2009 20:53 Сообщение: 3
starterkit (Guest)

Сдается мне что у Вас тактовый (в первом случае) на глобальный буфер не попадает ...
Спуститься к концу Подняться к началу
Strijar (Guest)
Добавлено 02.02.2009 21:15 Редактировалось 02.02.2009 21:15 Сообщение: 4
Strijar (Guest)

Все может быть - у меня с буферами пока нет понимания.

Вот компонент. Внешний клок подаю на clkin_in, на схему и sdram подаю clkfx_out.

Констрейны:

NET "clk" LOC = "p54";
NET "clk" CLOCK_DEDICATED_ROUTE = true;
NET "sdram_clk" LOC = "p49";

NET sdram* SLEW = fast;
NET sdram_clk SLEW = slow;

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно Strijar 02.02.2009 г. в 21:18:49
Спуститься к концу Подняться к началу
starterkit (Guest)
Добавлено 02.02.2009 22:08 Редактировалось 02.02.2009 22:08 Сообщение: 5
starterkit (Guest)

Тактовый должен быть обязательно на линии глобального тактового сигнала (при этом разбег фазы нормирован и очень мал на всем чипе), попасть на эту "линию" он может только через глобальный буфер (при умножении, свои "заморочки" возникают с подключением), посмотрите через FPGA editor как у Вас тактовый в чипе "лег" (это в принципе в отчете роутера показывается). Если не на глобале, тогда нужно "что то" сделать, возможно, синтезатор чего то заоптимизировал ...
Спуститься к концу Подняться к началу
Strijar (Guest)
Добавлено 03.02.2009 02:21 Редактировалось 03.02.2009 02:21 Сообщение: 6
Strijar (Guest)

C FPGA editor не получится - не запускается он на моем дистрибутиве (Linux) ISE, EDK работает - а он нет... В этих репортах видно что нибудь?

Констрейны изменил

Код
NET "clk" LOC = "p54";
NET "clk" TNM_NET = "clk";
TIMESPEC "ts_clkin" = PERIOD "clk" 50 MHz HIGH 50 %;


Через DCM собирается без
Код
NET "clk" CLOCK_DEDICATED_ROUTE = true;


_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно Strijar 03.02.2009 г. в 02:24:25
Спуститься к концу Подняться к началу
Strijar (Guest)
Добавлено 03.02.2009 04:03 Редактировалось 03.02.2009 04:03 Сообщение: 7
Strijar (Guest)

Вроде разобрался. sdram_clk надо было с DCM брать через BUFG, а не через "=>"
Спуститься к концу Подняться к началу
Форум » starterkit.ru » Старый форум » SK-LPC2478-S3E