Здравствуйте.
Скажите, возмоэжно ли c помощью HOLA-VCEB захватить компонентный видеопоток (YCbCr) видеопоток с аналоговой камеры SONY FCB-EH6300? В даташите на ADV7180 указано, что поддерживает компонентное видео.
Камера шлет видеопоток YCbCR 720P.
Я переключаю ADV7180 на компонентный вход таким образом:
i2cset -f -y 0 0x21 0x00 9

Но, ничего нет.

Цитата

В даташите на ADV7180 указано, что поддерживает компонентное видео.
Камера шлет видеопоток YCbCR 720P.

но где вы увидели в даташите adv7180 что он поддерживает HD (720P) ?

Я вижу в в buildroot в drivers/media/i2c/tvp7002.c По даташиту у tvp7002 заявленны честные и HD и FullHD.
Скажите, сможет ли Hola захват видеопоток с данной АЦП.

Теоретически параллельный порт CSI поддерживает 20 бит, но практически я не видел примеров использования - нет официальной поддержки от NXP к тому же на Hola 20 бит к CSI не подключить - там ограничено 8 бит.

CSI 16 выведены на SK-iMX6X-SODIMM (насколько я понимаю, этой разрядности достаточно для FullHD).

Цитата

CSI 16 выведены на SK-iMX6X-SODIMM

проблема в том что не поддерживает tvp7002 такой фофрмат

http://www.ti.com/lit/ds/symlink/tvp7002.pdf

Table 6. YCbCr Component Video Output Formats

rgb 30 bit | 30-BIT 4:2:2 YCbCr | 20-BIT 4:2:2 YCbCr

10-bit 4:2:2 YCbCr output format (i.e., ITU-R BT.656) is not supported by the TVP7002

Возможно ли работа Hola с ADV7403? Там по 8 битам можно "гнать" FullHD.

В даташите указывается: In DDR mode, the ADV7403 can be configured in an 8-/10-bit 4:2:2 YcrCb or 12-bi t4:4:4 YcrCb/RGB pixel output interface with corresponding timing signals.

Цитата

In DDR mode, the ADV7403 can be configured in an 8-/10-bit 4:2:2 YcrCb

CSI не поддерживает DDR в режиме 8 битного порта

Gated clock mode
Non-gated clock mode
CCIR progressive mode (BT.656)
CCIR interlaced mode (BT.656)
CCIR progressive (BT.1120 DDR mode: data arrives on every edge of the clock)
CCIR progressive (BT.1120 SDR mode: data arrives only on the positive edge of the clock)
CCIR interlaced mode (BT.1120 DDR mode: data arrives on every edge of the clock)
CCIR interlaced mode (BT.1120 SDR mode: data arrives only on the positive edge of the clock)


https://community.freescale.com/thread/310921

Цитата

The physical bus width of BT1120 must be 16-bit or 20-bit.

хотя в даташите ADV7403 8/10 bit DDR - это ширина шины