Topic opened

Как-нибудь планировалось подавать clock на FPGA синхронно с процессором? Есть какой-нибудь пример?

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 03.11.2007 г. в 18:29:27

Извините, не понял, в смысле тактовую ядра LPC подавать на FPGA?
Если так, то LPC2378 тактируется от внутренней PLL и "прямых" средств выдачи наружу тактовой частоты ядра или шин нет. Но, например, если подать на вход FPGA выход PWM LPC2378 (которй ест-но синхронен шине/ядру), теоретически , можно получить внутри FPGA тактовую частоту сихронную тактовой LPC2378.
Насколько я понимаю, Вы озадачились синхронизацией внутренних автоматов FPGA от стробов чтения/записи LPC?

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 03.11.2007 г. в 19:26:42

Приблизительно так. Если точнее, то нужна вообще возможность синхронной работы, т.е. определенные сигналы, приходящие от LPC, должны быть синхронны с тактовой частотой без использования дополнительных приемов синхронизации (синхронный дизайн для связки LPC-FPGA). Про отсутствие ""прямых" средств выдачи наружу тактовой частоты ядра или шин" я понимаю, поэтому и возник такой вопрос. Может быть такая задача уже решалась.

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 03.11.2007 г. в 20:05:28

В дополнение. Единственный вход GCLK FPGA, связанный с LPC, это GCLK0 (сигнал M112-F56). А там можно получить только I2STX_CLK или SCL.

Нет, этим я особо не озадачивался.
Думаю, проще все-таки будет не мудрить с получением общей тактовой, а синхронизировать входящие сигналы, думаю, с методами Вы сами прекрасно знакомы ...