Шина адреса SD_A0 - SD_A12 проходит через контроллер, обе памяти SDRAM и ПЛИС. При этом одного сигнала из шины SD_A10 нет на ПЛИС. Это так задумано? или ошибка какая-то?
1) прошу задавать вопросы в соответствующей ветке платы (а не похожей по названию)
2) смотрите схему внимательней, адресные линии A0-A20 идут на FPGA и не путайте сигналы A10 и SDA10
1) Плата: SK-AT91SAM9XE512-S3E
Ветка: SK-AT91SAM9XXXXX-S3E
Не могу найти ветки с бОльшим совпадением
2) Разобрался, адресное пространство с т.з. процессора не совпадает при работе в обычных условиях и при работе с памятью.
28.01.2014 20:11
30.01.2014 14:08