Возможна ли реализация режима dual lvds для процессора A40i на этом модуле?

panel0 {
compatible = "advantech,idk-2121wr", "panel-lvds";
width-mm = <476>;
height-mm = <268>;
data-mapping = "vesa-24";
allwinner,lvds-dual-link;

panel-timing {
clock-frequency = <148500000>;
hactive = <1920>;
vactive = <1080>;
hsync-len = <44>;
hfront-porch = <88>;
hback-porch = <148>;
vfront-porch = <4>;
vback-porch = <36>;
vsync-len = <5>;
};

port {
panel0_input: endpoint {
remote-endpoint = <&tcon_lcd0_out_panel0_in>;
};
};
};

&tcon_lcd0 {
pinctrl-names = "default";
pinctrl-0 = <&lcd0_lvds_pins &lcd1_lvds_pins>;
status = "okay";
};

Цитата

Возможна ли реализация режима dual lvds для процессора A40i на этом модуле?

да, но если buildroot версии buildroot-2022.08.4-sk-a40i надо добавить патч в ядро

https://disk.yandex.ru/d/-rLRVwv0xHOZmw

Прописать в DT панель, ключевые моменты отличающиеся от одноканала выделены жирным шрифтом, например панель fhd

Цитата

panel0 {
compatible = "advantech,idk-2121wr", "panel-lvds";
width-mm = <476>;
height-mm = <268>;
data-mapping = "vesa-24";
allwinner,lvds-dual-link;

panel-timing {
clock-frequency = <148500000>;
hactive = <1920>;
vactive = <1080>;
hsync-len = <44>;
hfront-porch = <88>;
hback-porch = <148>;
vfront-porch = <4>;
vback-porch = <36>;
vsync-len = <5>;
};

port {
panel0_input: endpoint {
remote-endpoint = <&tcon_lcd0_out_panel0_in>;
};
};
};

&tcon_lcd0 {
pinctrl-names = "default";
pinctrl-0 = <&lcd0_lvds_pins &lcd1_lvds_pins>;
status = "okay";
};

Подскажите пожалуйста, куда копать / что изменить ?

Цитата

Подскажите пожалуйста, куда копать / что изменить ?

покажите вывод

dmesg | grep lvds-dual-link

информация есть какая нибуть о вашей панели, вы описание панели в DT просто скопировали отсюда ?

Вот что производитель матрицы высылал по таймингам

// data-mapping = "vesa-24";
data-mapping = "jeida-24";

data-mapping = "jeida-18";

Цитата

Вот что производитель матрицы высылал по таймингам

проверил тайминги с вашим DT - совпадает с тем что производитель панели дал, попробуйте поменять в описании панели

Цитата

// data-mapping = "vesa-24";
data-mapping = "jeida-24";

я так понял у вас 24 битная матрица но неизвестно как данные передавать, если вруг 18 битная попробуйте ещё

Цитата

data-mapping = "jeida-18";

файлы tcon вроде нормально всё и лог правильный - патч есть в ядре, dual link 1 - должно работать.

Была возможность проверить только на одной матрице 1920х1080, jeida-18 так что статистики нет - работают ли матрицы с другими параметрами.

Да и тайминги от производителя уже были оттестированы на преобразователе epd to dual-lvds и на процессорном модуле на T507 allwinner(ждём модуль от starterkit кстати).

Сработало "кривое решение".
Увеличил разрешение до 1920x1440 и картинка растянулась на весь экран.

[quote]
Я видел производители _матриц_ дают тайминги на один канал LVDS которые по _горизонтали_ в два раза меньше реального разрешения матрицы, в вашем случае вообще ни на что не похоже