#define PIN_Xilinx_CCLK {1 << 6, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_OUTPUT_0, PIO_DEFAULT}
#define PIN_Xilinx_NPROG {1 << 9, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_OUTPUT_1, PIO_DEFAULT}
#define PIN_Xilinx_DONE {1 << 4, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_INPUT, PIO_DEFAULT}
#define PIN_Xilinx_DIN {1 << 7, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_OUTPUT_0, PIO_DEFAULT}
#define PINS_Xilinx PIN_Xilinx_CCLK, PIN_Xilinx_NPROG, PIN_Xilinx_DONE, PIN_Xilinx_DIN

#define PIN_Xilinx_CCLK_IN {1 << 6, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_INPUT, PIO_DEFAULT}
#define PIN_Xilinx_NPROG_IN {1 << 9, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_INPUT, PIO_DEFAULT}
#define PIN_Xilinx_DONE_IN {1 << 4, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_INPUT, PIO_DEFAULT}
#define PIN_Xilinx_DIN_IN {1 << 7, AT91C_BASE_PIOC, AT91C_ID_PIOC, PIO_INPUT, PIO_DEFAULT}

const Pin pin_xilinx_CCLK = PIN_Xilinx_CCLK;
const Pin pin_xilinx_NPROG = PIN_Xilinx_NPROG;
const Pin pin_xilinx_DONE = PIN_Xilinx_DONE;
const Pin pin_xilinx_DIN = PIN_Xilinx_DIN;

const Pin pin_xilinx_CCLK_IN = PIN_Xilinx_CCLK_IN;
const Pin pin_xilinx_NPROG_IN = PIN_Xilinx_NPROG_IN;
const Pin pin_xilinx_DONE_IN = PIN_Xilinx_DONE_IN;
const Pin pin_xilinx_DIN_IN = PIN_Xilinx_DIN_IN;

void Spartan3EInitConfiguration()
{
PIO_Configure(&pin_xilinx_CCLK, 1);
PIO_Configure(&pin_xilinx_NPROG, 1);
PIO_Configure(&pin_xilinx_DONE, 1);
PIO_Configure(&pin_xilinx_DIN, 1);
PIO_Clear(&pin_xilinx_NPROG); // Start pulse to FPGA
while (PIO_Get(&pin_xilinx_DONE)){}
//wait(500ns); pri f = 200MHz - 100 taktov
PIO_Set(&pin_xilinx_NPROG);
}

void Spratan3EWriteConfigurationPart(unsigned char * buffer, unsigned short length)
{
unsigned short i;
unsigned char i8;
unsigned char byte;
for (i = 0; i < length; i++)
{
byte = buffer[i];
for (i8 = 0; i8 < 8; i8++)
{
if ((byte & 0x80) == 0x80) { AT91C_BASE_PIOC->PIO_SODR = 1 << 7; } //DIN
else { AT91C_BASE_PIOC->PIO_CODR = 1 << 7; }
AT91C_BASE_PIOC->PIO_SODR = 1 << 6;
//PIO_Set(&pin_xilinx_CCLK); //Send 1 bit
byte = byte << 1;
//PIO_Clear(&pin_xilinx_CCLK);
AT91C_BASE_PIOC->PIO_CODR = 1 << 6;
}
}
PIO_Clear(&pin_xilinx_DIN);
}

void Spartan3EFinishConfiguration()
{
PIO_Configure(&pin_xilinx_CCLK_IN, 1);
PIO_Configure(&pin_xilinx_NPROG_IN, 1);
PIO_Configure(&pin_xilinx_DIN_IN, 1);
/*
PIO_Set(&pin_xilinx_DIN);
while (!PIO_Get(&pin_xilinx_DONE))
{
PIO_Set(&pin_xilinx_CCLK); //Send 1 bit
PIO_Clear(&pin_xilinx_CCLK);
} // Section from FPGA manual. Applyins CCLK with DIN = 1 until DONE
// After DONE apply additionaly 8 bits.
unsigned char i8;
for (i8 = 0; i8 < 8; i8++)
{
PIO_Set(&pin_xilinx_CCLK); //Send 1 bit
PIO_Clear(&pin_xilinx_CCLK);
}
PIO_Clear(&pin_xilinx_DIN);
*/
}