Решил прикрутить DCM для умножения частоты (с 50мгц до 80мгц), получаю такое предупреждение
"WARNING:Route:455 - CLK Net:trn_clk_OBUF may have excessive skew because 0 CLK pins and 1 NON_CLK pins failed to route using a CLK template."
Прошивка начинает глючить даже если умножаю на 1. Умноженный клок идет на "схему" и выходит на SDRAM. Экспериментально выяснил, что если на SDRAM пустить не умноженный клок, а на схему умноженный на 1 - то начинает работать. Нашел по теме http://www.xilinx.com/support/answers/21723.htm но если честно - не понял. Можете пояснить? Есть выход?
Тактовый должен быть обязательно на линии глобального тактового сигнала (при этом разбег фазы нормирован и очень мал на всем чипе), попасть на эту "линию" он может только через глобальный буфер (при умножении, свои "заморочки" возникают с подключением), посмотрите через FPGA editor как у Вас тактовый в чипе "лег" (это в принципе в отчете роутера показывается). Если не на глобале, тогда нужно "что то" сделать, возможно, синтезатор чего то заоптимизировал ...