Topic opened

Выложите хотя-бы небольшие описания (назначение, какой софт использовался, как програмировать и отладить) для примеров поставляемые вместе с платой. Пора уже наваять небольшое руководство пользователя по SK-LPC-S3E, а то новичкам немного сложно.

Все в мануале не опишешь (вернее столько времени я на это тратить сейчас не могу). Форум как раз и задуман для "живого мануала". Спрашивайте не стесняйтесь.

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 11.11.2007 г. в 22:01:36

Например где находится " Тест взаимодействия LPC <-> FPGA через интерфейст внешней памяти LPC."?

Состоит из двух частей, т.к. сами понимаете, должны учавствовать и LPC2378 и FPGA.
В FPGA загружаем прошивку из папки tests_xilinx_ExtMem_1_flash (или из tests_xilinx_ExtMem_1_spi, если намерены грузить FPGA из DataFlash).
В LPC2378, загрузить можно tests_lpc_ExtMem_extmem_1 проект, либо NicheLite (он включает в себя extmem_1).
Загрузили ... запустили, смотрим, на LCD появилась надпись "RAM R/W loop xxxx err x", для эксперимента, замкните джампер PRG (т.е. "выключите" FPGA) и увидите как начнут появляться ошибки теста.

PS Хм, форум не дает слеши вводить, заменил в путях их на "_"

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 11.11.2007 г. в 20:02:31

А для этих остальных примеров (Тест работы MicroBlaze - синтезируемый процессор размещаемый в FPGA. Тест SD/MMC записи - чтения. Тест CAN приемо-передачи)?

Мне плата пришла зашитой (как я догадываюсь зашит Тест взаимодействия LPC <-> FPGA через интерфейст внешней памяти LPC.) Замкнул джампер PRG и увидел что сколько передач столько и ошибок. Вывод: LPC <-> FPGA через интерфейст внешней памяти LPC исспользовать нельзя. Что посоветуете для связи LPC <-> FPGA?

Итак, ищем "кричащие" названия папок ...
в Xilinx:

ExtMem_1 - уже описал.

IO_test - восьмиразрядный счетчик, выходы которого подключены к внешнему разъему.

Microblaze - тестовый проект MicroBlaze (среда - Xilinx EDK, ISE тоже необходим, т.к. EDK пользуется его тулзами) в котором сам MicroBlaze тестирует внешнюю SDRAM, ввод/вывод осуществляется через UART 115200,8,N на пинах подключенных к J22,J23.

MicroBlaze_SDRAM - тоже тестовый проект на основе MicroBlaze только теперь его программный код хранится не в FPGA а во внешней SDRAM (см XAPP428), откуда он и шлет нам привет :), программный код хранится в конфигурационной ПЗУ самой FPGA и загружается в SDRAM после старта системы.

Далее, идем в папку lpc_keil:
здесь лежат "заготовки" от Keil-а, часть из них я "подправил"

MCI_sk - SD/MMC демо

CAN_sk - тест приемника CAN

CAN_tx_sk - тест передатчика CAN
Оговорюсь, тест SD/MMC просто записывает/читает "чего то" в сектора карты, тем самым убивая файловую систему.

Демо, с которым к Вам пришла плата, это не просто тест LPC <-> FPGA, это демо NicheLite, в котором еще и крутится тест блока памяти FPGA подключенного через EMC к LPC2378. Подключив Ethernet Вы можете ее "пинговать" (адрес 192.168.0.136 пишется при загрузке) или открывать HTML странички, причем, в этом примере LPC содержит два вебсервера, один на 80, другой на 40 порту.

Цитата

Вывод: LPC <-> FPGA через интерфейст внешней памяти LPC исспользовать нельзя. ...

Извините, не понял.

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 11.11.2007 г. в 21:03:04

Вывод: LPC <-> FPGA через интерфейст внешней памяти LPC исспользовать нельзя. ...

Извините, не понял.

Я имел в виду что его нельзя исспользовать так как тест проходит с ошибками (или я чтото не допонял)

Понятно ...
Когда Вы замыкаете джампер PRG, то иницируется процесс загрузки FPGA, но сам процесс загрузки начнется после размыкания этого джампера (о успешности завершения которого говорит светодиод HL3 - Done). При замкнутом PRG, FPGA освобождает все свои пины и ничего не делает.
Т.е. при "нормальном" включении тест будет показывать 0 ошибок, а при замкнутом PRG каждый цикл закончится ошибкой.

_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Отредактированно 11.11.2007 г. в 21:58:30

Теперь мне тоже понятно (извините если достал своими глупыми вопросами)